Speculative Store Bypass Disable (SSBD / Spectre v4) Architecture Simulator

CURRENT PHASE: SPECULATIVE STORE BYPASS (SPECTRE V4) STATUS: INITIALIZING

현대 슈퍼스칼라 CPU의 아웃오브오더(Out-of-Order) 실행 엔진은 선행 Store 명령어의 목적지 주소 계산이 지연될 때, 후행 Load 명령어와의 충돌 여부를 메모리 비모호화 예측기(Memory Disambiguator)를 통해 예측함. 예측기가 별칭(Aliasing)이 없다고 판단하면 Store 이전에 Load를 투기적으로 실행하여 지연시간을 줄이지만, 실제 주소가 일치할 경우 갱신 전의 Stale(이전 비밀) 데이터를 투기적으로 읽어 사이드 채널로 유출하는 취약점이 발생함.

// [Speculative Store Bypass Vulnerable Pattern] *ptr_x = SAFE_VAL; // 1. 선행 Store: 복잡한 주소 계산으로 Store Buffer 대기 val = *ptr_y; // 2. 후행 Load: ptr_y == ptr_x임에도 투기적으로 먼저 읽음 -> Stale Secret 누출! probe_array[val * STRIDE] = 1; // 3. 부수 효과: L1D 캐시 라인 워밍업으로 Flush+Reload 측정 허용

구분 (Metric)	Baseline (Vulnerable)	x86_64 SSBD (MSR IA32_SPEC_CTRL)	ARM64 SSBD (PSTATE.SSBS / SMCCC)	Software Barrier (LFENCE / DSB)
방어 원리	투기적 스토어 바이패스 허용 (기본값)	MSR 0x48 bit 2 세팅으로 메모리 비모호화기 투기 완전 비활성화	PSTATE.SSBS=0 설정 또는 SMCCC 펌웨어 워크어라운드2 호출	Store 직후 LFENCE / DSB SY 실행하여 파이프라인 직렬화 강제
하드웨어 제어	없음 (CPU 기본 예측 동작)	Intel/AMD 하드웨어 지원 MSR 레지스터	ARMv8.5-A SSBS 또는 ARMv8.0 시스템 레지스터	표준 아키텍처 배리어 명령어
유저 통제 (prctl)	PR_SPEC_ENABLE (취약 모드)	prctl(PR_SET_SPECULATION_CTRL, PR_SPEC_STORE_BYPASS, PR_SPEC_DISABLE)	prctl(PR_SET_SPECULATION_CTRL, PR_SPEC_STORE_BYPASS, PR_SPEC_DISABLE)	컴파일러/코드 레벨 삽입 (유저 공간 prctl 무관)
성능 오버헤드	0% (최고의 파이프라인 처리량)	약 2% ~ 8% (메모리 집약 워크로드에 한함)	약 1% ~ 5% (Core 마이크로아키텍처에 따름)	국소적 오버헤드 높음 (해당 함수 지연 수십~수백 사이클)
sysfs 상태 문자열	Vulnerable	Mitigation: Speculative Store Bypass disabled via prctl and seccomp	Mitigation: Speculative Store Bypass disabled via prctl	(하드웨어 완화 미적용 시 Vulnerable 표기)

구분 (Metric)

Baseline (Vulnerable)

x86_64 SSBD (MSR IA32_SPEC_CTRL)

ARM64 SSBD (PSTATE.SSBS / SMCCC)

Software Barrier (LFENCE / DSB)

방어 원리

투기적 스토어 바이패스 허용 (기본값)

MSR 0x48 bit 2 세팅으로 메모리 비모호화기 투기 완전 비활성화

PSTATE.SSBS=0 설정 또는 SMCCC 펌웨어 워크어라운드2 호출

Store 직후 LFENCE / DSB SY 실행하여 파이프라인 직렬화 강제

하드웨어 제어

없음 (CPU 기본 예측 동작)

Intel/AMD 하드웨어 지원 MSR 레지스터

ARMv8.5-A SSBS 또는 ARMv8.0 시스템 레지스터

표준 아키텍처 배리어 명령어

유저 통제 (prctl)

PR_SPEC_ENABLE (취약 모드)

prctl(PR_SET_SPECULATION_CTRL, PR_SPEC_STORE_BYPASS, PR_SPEC_DISABLE)

컴파일러/코드 레벨 삽입 (유저 공간 prctl 무관)

성능 오버헤드

0% (최고의 파이프라인 처리량)

약 2% ~ 8% (메모리 집약 워크로드에 한함)

약 1% ~ 5% (Core 마이크로아키텍처에 따름)

국소적 오버헤드 높음 (해당 함수 지연 수십~수백 사이클)

sysfs 상태 문자열

Vulnerable

Mitigation: Speculative Store Bypass disabled via prctl and seccomp

Mitigation: Speculative Store Bypass disabled via prctl

(하드웨어 완화 미적용 시 Vulnerable 표기)

Speculative Store Bypass Disable (SSBD) Spectre v4 / CVE-2018-3639

Spectre v4 (SSBD) Architecture & Defense Comparison Matrix